首页> 外文OA文献 >EXPERIMENTAL EVALUATION AND DEVICE SIMULATION OF DEVICE STRUCTURE INFLUENCES ON LATCHUP IMMUNITY IN HIGH-VOLTAGE 40-V CMOS PROCESS

【2h】

EXPERIMENTAL EVALUATION AND DEVICE SIMULATION OF DEVICE STRUCTURE INFLUENCES ON LATCHUP IMMUNITY IN HIGH-VOLTAGE 40-V CMOS PROCESS

机译：高压40V CmOs工艺中器件结构对闩锁弹性影响的实验评估与器件仿真

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Sheng-fu Hsu; Ming-dou Ker; Geeng-lih Lin; Yeh-ning Jou;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Dependence of Device Structures on Latchup Immunity in a High-Voltage 40-V CMOS Process With Drain-Extended MOSFETs [J] . Sheng-Fu Hsu, Ming-Dou Ker IEEE Transactions on Electron Devices . 2007,第4期

机译：器件结构对带有漏极扩展MOSFET的高压40V CMOS工艺中闩锁抗扰度的依赖性
2. Dependence of Device Structures on Latchup Immunity in a High-Voltage 40-V CMOS Process With Drain-Extended MOSFETs [J] . Sheng-Fu Hsu, Ming-Dou Ker IEEE Transactions on Electron Devices . 2007,第期

机译：器件结构对带有漏极扩展MOSFET的高压40V CMOS工艺中闩锁抗扰度的依赖性
3. A Latchup-Immune and Robust SCR Device for ESD Protection in 0.25-$mu{rm m}$ 5-V CMOS Process [J] . Huang Y.-C., Ker M.-D. Electron Device Letters, IEEE . 2013,第5期

机译：一种采用0.25- <式Formulatypetype =“ inline”> $ mu {rm m} $ 5V CMOS工艺进行ESD保护的闩锁式免疫鲁棒SCR器件
4. Experimental Evaluation and Device Simulation of Device Structure Influences on Latchup Immunity in High-Voltage 40-V CMOS Process [C] . Sheng-Fu Hsu, Ming-Dou Ker, Geeng-Lih Lin, . 2006

机译：器件结构对高压40V CMOS工艺中闩锁抗扰性的实验评估和器件仿真
5. Submicron BiCMOS compatible high-voltage device structures [D] . Li, Yong Qiang. 1996

机译：亚微米BICMOS兼容的高压装置结构
6. Beyond CMOS: heterogeneous integration of III–V devices RF MEMS and other dissimilar materials/devices with Si CMOS to create intelligent microsystems [O] . Thomas E. Kazior -1

机译：超越CMOS：III-V器件RF MEMS和其他异种材料/器件与Si CMOS的异构集成以创建智能微系统
7. Latent Damage in CMOS Devices from Single-Event Latchup [O] . Heidi N. Becker, Tetsuo F. Miyahira, Allan H. Johnston 2008

机译：单事件闩锁可能会损坏CMOS器件
8. Single Event Upset and Latchup Considerations for CMOS Devices Operated at 3.3 Volts [R] . Koga, R. , Hansel, S. J. , Crain, W. R. , 1998

机译：CmOs器件的单事件翻转和闩锁注意事项，工作电压为3.3 V

EXPERIMENTAL EVALUATION AND DEVICE SIMULATION OF DEVICE STRUCTURE INFLUENCES ON LATCHUP IMMUNITY IN HIGH-VOLTAGE 40-V CMOS PROCESS

著录项

引文网络

相似文献

相关主题

期刊订阅